Меньше значит лучше

Уменьшение запаздывания на выходе в современных передатчикахприемниках RS-485 при напряжениях магистрали, превышающих VCC .

Bысокоскоростные линии передачи данных, использующие RS-485, как правило, требуют короткого времени доступа к магистрали. Это значит, что передача данных на линиях A и B магистрали должна произойти почти сразу же после активизации контроллера через активационный вход контроллера DE. В то время как более старые передатчики-приемники имеют небольшое запаздывание между данными на выходе и сигналом активации, во многих современных конструкциях, где потенциал магистрали превышает напряжение питания передатчика, требуется применение сложных выходных ступеней, минимализирующих обратный ток утечки, что может вызывать дополнительные запаздывания. В данной статье описываются проблемы, вызванные увеличенным выходным запаздыванием, сущностные причины запаздывания, а также решение, позволяющее избегать возникновения упомянутых эффектов.

Проблема

При переходе из пассивного режима (из состояния высокого сопротивления выхода) в активный режим, современные передатчики-приемники RS-485 могут проявить неопределенное, длительное запаздывание между напряжением на выходе VOD и сигналом активирования DE в случае, если согласованное напряжение VCM выше, чем напряжение питания передатчика-приемника VCC. Это запаздывание значительно увеличивается при росте значений VCM и может привести к потере данных в системах, в которых время является критическим фактором.

Схема времени на рис. 1 представляет запаздывание в несколько сотен наносекунд между дифференциальным напряжением VOD и сигналом активизации контроллера DE, когда VCM (5,4 V) выше, чем VCC (5,0 V). Для сравнения: когда VCM меньше или равно VCC, запаздывания на выходе снижаются до значений заметно меньших 100 нс.

Причина

Источник проблемы находится в требованиях поляризации сложной структуры выхода системы в третьем состоянии (высокого сопротивления выхода) (рис. 2). Выходная ступень состоит из сети транзисторов PMOS, которые:

  • – обеспечивают сильный дифференциальный сигнал при низком питании;
  • – выявляют, выше ли напряжения линии (VA, VB), чем питание передатчика-приемника;
  • – минимализируют ток утечки, если VA, VB > VCC.

Последовательность поляризации учитывает зарядку и разрядку шлюза внутренних транзисторов PMOS FET, а также в особенности большой емкости шлюза больших входных транзисторов PMOS.

В активном режиме выходные транзисторы PMOS поляризованы с целью проводимости вперед, давая на линию передачи низкое сопротивление, что обеспечивает поддержание напряжения линии на уровне значения ниже VCC.

Однако в режиме «выключен», в третьем состоянии выхода с высоким сопротивлением они получают на контактах полное общее напряжение VCM. Когда Q3 обнаружит, что общее напряжение выше, чем напряжение питания (VCM > VCC), поляризационная сетка (блок, выделенный точками) поляризует Q2 таким образом, что он переносит напряжение на выходе на шлюз Q1, чтобы исключить для него проводимость в обратном направлении.

Поскольку заряд шлюза транзисторов PMOS FET резко увеличивается, если общее напряжение выше, чем VCC, постоянные времени зарядки и разрядки значительно продлеваются. Поэтому во время подключения передатчика-приемника реполяризация выходной ступени на проводимость вперед вызывает упомянутое длительное запаздывание.

Решение

С целью минимизации запаздывания следует в третьем состоянии выхода поддерживать напряжение линии ниже значения напряжения питания передатчика-приемника. Можно этого достичь, если подключить стягивающий резистор RPD с каждой сигнальной линии к заземлению контроллера. На рис. 3 представлено, каким образом такие резисторы образуют разделитель напряжения с входными сопротивлениями передатчика-приемника, которые подавляют общее напряжение до значения ниже напряжения питания.

Значение RPD рассчитывается по формуле,

 

       RINEQ

RPD<___________

        VCM / VCC -1

 

где RINEQ – эквивалентное входное сопротивление всех передатчиков-приемников, подключенных к магистрали. Хотя возможно увеличение коэффициента делителя напряжения для всех общих напряжений, следует контролировать, чтобы параллельное значение RPD и RINEQ было выше, чем выделенная общая максимальная нагрузка, составляющая 375 Ом:

                                                   RPD . RINEQ

___________ 375 Ω

                                                              RPD + RINEQ

 

Более подробная информация на сайте: www.ti.com/interface

CE

Добавить комментарий

Ваш e-mail не будет опубликован. Обязательные поля помечены *